Beschreibung
Sie können test_in[0] auf dem PCI-Express-DUT-Modell® auf "1" setzen, um die MegaCore-Funktionsinitialisierungszähler® zu beschleunigen. Auch y"rp_test_in[0] für den BFM-Stammkomplex muss "1" gesetzt werden, wenn Testbench und BFM-Stammkomplex verwendet werden.
Die Simulation kann auch beschleunigt werden, indem die folgenden Testbench-VHDL-Generisch/Verilog HDL-Parameter geändert werden:
a) setzen Sie "FAST_COUNTERS" auf "1", damit die Timing-Zähler im PCIe-Kern® schneller funktionieren.
b) setzen Sie "PIPE_MODE_SIM" auf "1", um PIPE im Gegensatz zur Simulation im seriellen Modus im Testbench zu aktivieren.