Problem 160236: Version 1.9
Für die BOOTSEL (BSEL) und CLOCKSEL (CSEL) Pins zeigt dies, dass ein 4,7K-10K-10K-Pull-up-Resister verwendet werden kann, gibt aber nicht an, mit welcher Spannung der Pull-up-Widerstand verbunden werden soll.
Die Pull-up-Widerstanden für die BSEL- und CSEL-Pins sollten mit dem VCCIO der Banken verbunden werden, die diese Stiftkontakte enthalten.
Problem 63747: Version 1.3
DCLK wird nicht als Dual-Purpose-Pin aufgeführt. DCLK kann nach der Konfiguration so konfiguriert werden, dass es sich bei dem Konfigurationsmodus um einen aktiven Modus handelt.
Problem 44313: Version 1.1
Die Verbindungsrichtlinie für nicht verwendete GXB_RX Stiftkontakte besagt, dass über einen 10-k.-Widerstand eine Verbindung zu GND hergestellt wird. Der 10-k.-Widerstand ist unerwendbar, GXB_RX Stifte können direkt mit GND verbunden werden.
Problem 27900: Version 1.1
Die Richtlinien für CLK[0:23][p,n] Pin Type, Pin Description und Connection Guidelines sind nicht korrekt. Dabei handelt es sich um Zweizweck-I/O-Pins mit Ausgabepufferfunktion. Das Folgende beschreibt die CLK[0:23][p,n] Pins:
Pin-Typ: "Input" sollte sich in "I/O" ändern.
Pin-Beschreibung: "Dedizierte positive und negative Takt-Eingabestifte, die auch als I/O-Pins verwendet werden können. OCT Rd wird unterstützt, wenn es als differentiale Eingabe verwendet wird. OCT Rt wird unterstützt, wenn es als SSTL- oder HSTL-Eingabe verwendet wird. OCT Rs wird für Ausgabeoperationen unterstützt.
Bei der Verwendung eines single-ended I/O-Standards dienen nur die CLK[0:23]p Pins als dedizierte Eingabestifte zur PLL."
Verbindungsrichtlinien: "Diese Pins können mit GND verbunden oder nicht angeschlossen bleiben. Wenn sie nicht angeschlossen sind, verwenden Sie programmierbare Quartus II Softwareoptionen, um diese Pins intern voreingenommen zu haben. Sie können als Input-Tristate mit aktiviertem schwachem Pull-up-Widerstand oder als Ausgänge, die GND vorantreiben, reserviert werden."