Artikel-ID: 000075740 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.02.2011

CPRI IP-Kerne, die auf ein Arria II GZ, Stratix IV oder Stratix V-Gerät abzielen, fehlgeschlagene Wiederherstellungszeit

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

CPRI IP-Kerne, die auf eine Arria II GZ, Stratix IV oder Stratix V Gerät schlägt Wiederherstellungszeitablauf fehl. Insbesondere der Weg vom rx_digitalreset_cpri_clk_sync2 globalen Reset-Signal auf das interne local_reset Signal verletzt die Timing-Anforderungen des IP-Kerns.

Lösung

Um dieses Problem zu beheben, verwenden Sie in Ihrer Datei mit den Quartus II-Einstellungen (. qsf) fügen Sie die folgende Zuweisung hinzu, um die Globales Reset-Signal:

set_instance_assignment -name GLOBAL_SIGNAL OFF -to *rx_digitalreset_cpri_clk_sync2

Dieses Problem wird in einer zukünftigen Version des CPRI MegaCore behoben Funktion.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Stratix® IV FPGAs
Stratix® V FPGAs
Arria® II FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.