Artikel-ID: 000075688 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.03.2022

Warum sehe ich einen Fehler bei der IP-Generierung für die E-Tile Hard IP for Ethernet-Intel® FPGA IP, wenn 25G SyncE, IEEE 1588 PTP und RSFEC gleichzeitig aktiviert sind?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • 25G Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.2 wird der IP-Generationsfehler "Der aktuelle Wert "custom_rate_25gx1_fec" für den Parameter "l_elane_ehip_rate" (l_elane_ehip_rate) ungültig sein, beobachtet, wenn 25G SyncE, IEEE 1588 PTP und RSFEC in der E-Tile Hard IP for Ethernet Intel® FPGA IP aktiviert sind.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Für eine erfolgreiche IP-Generation in Version 21.2 können gleichzeitig nur zwei dieser drei Optionen ausgewählt werden.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro/Standard Edition Software Version 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.