Kritisches Problem
Aufgrund eines Problems im FPGA P-Tile Avalon® Streaming IP für PCI Express* wird beim Versuch, das Agilex™ 7 FPGA 3.0x4 SR-IOV Designbeispiel mit ModelSim* FPGA Edition zu simulieren, ein Fehler beobachtet.
Die folgende Fehlermeldung wird angezeigt:
# **Fehler: (vsim-3033) Instanziierung von 'ctp_tile_encrypted fehlgeschlagen. Die Designeinheit wurde nicht gefunden.
# Zeit: 0 ps Iteration: 0 Instanz:/pcie_ed_tb/pcie_ed_inst/dut/dut/inst/inst/inst/maib_and_tile/z1565a Datei: $MODEL_TECH/.. /altera/verilog/src/ctp_hssi_atoms.sv Zeile: 39100
Es ist keine Problemumgehung verfügbar. Dieses Problem soll in keiner zukünftigen Version der Quartus® Prime-Software behoben werden.
Verwenden Sie ein unterstütztes Simulationswerkzeug wie Mentor* Graphics ModelSim* SE oder Synopsys VCS*.