Kritisches Problem
Beim Stratix® 10 ES PCIe* Hard IP kann es bei der TLP-Übertragung zu Kreditleckagen kommen. Wenn der interne TX-FIFO von Hard IP voll ist, kann dies zu Kreditlecks führen. Dies kann dazu führen, dass die Benutzeroberfläche in Verbindung mit ungenauen Informationen über den Credit-Verbrauch auf der TX-Credit-Schnittstelle gedrosselt wird.
Alle Gen1-, Gen2- und Gen3-Konfigurationen auf Stratix 10 GX-Geräten mit ES1 L-Tiles, ES2 L-Tiles oder ES1 H-Tiles sind betroffen und können Leistungseinbußen beobachten, die zu einer geringeren Bandbreite führen.
Um diese Errata zu umgehen, müssen Sie das verfügbare Guthaben für jeden Transaktionstyp überwachen und schützen: gebucht (P), nicht gebucht (NP) und Abschluss (Cpl) mithilfe der folgenden Formel. Berechnen Sie den tx_*_cdts_limit nicht mit dem tx_*_cdts_consumed Signal an der TX-Guthabenschnittstelle:
Verfügbares Guthaben = Beworbenes Guthaben vom Partner – GB
Dabei ist GB = 128 Punkte für Daten und 64 Punkte für den Header.
Für Geräte, die mit weniger als 128 Credits werben, gilt diese Problemumgehung nicht.
Nachfolgend finden Sie ein Beispiel für einen Pseudocode für den NPH-TLP-Datenverkehrstyp (Speicherlesen ohne Nutzlast), um Kreditlecks zu vermeiden, während die PCIe*-Bestellregel eingehalten wird
1a. Widerrufsrecht Verfolgen Sie die Anzahl der ausstehenden NP TLPs wie folgt:
Wenn (num_of_outstanding_NP_TLP < Initial_NPH_Credit) {
Send_NPH_packet;
}
1b. (OR) Guard band die verfügbaren Kredite für die NPH TLPs wie folgt:
Wenn ((tx_nph_cdts – 64) > 0) {
Send_NPH_packet;
}
Diese Errata sind in Stratix® 10 GX-Geräten mit ES3 L-Tiles, Production L-Tiles, ES2 H-Tiles oder Production H-Tiles und allen Intel Stratix 10 SX-Geräten behoben.