Artikel-ID: 000075634 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.03.2018

Warum kann mein Intel® Stratix®10 GX ES-Gerät mit PCIe* Hard IP TLP-Pakete nicht übertragen oder geringere Bandbreite anzeigen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Intel® Stratix®10 ES PCIe* Hard IP kann während der TLP-Übertragung auf Gutschriftslecks stoßen.  Wenn sich die interne Hard IP TX FIFO füllt, kann dies zu Gutschriftenlecks führen. Dies kann dazu führen, dass die Benutzeroberfläche gedrosselt wird, während ungenaue gutgeschriebene Informationen über die TX-Gutschriftsschnittstelle gemeldet werden.
    Alle Gen1-, Gen2- und Gen3-Konfigurationen auf Intel Stratix 10 GX-Geräten mit ES1 L-Tiles, ES2 L-Tiles oder ES1 H-Tiles sind betroffen und können Leistungsverfalls beobachten, was zu einer reduzierten Bandbreite führt.

    Lösung

    Um diese Errata zu umgehen, müssen Sie die verfügbaren Gutschriften für jeden Transaktionstyp überwachen und überwachen: veröffentlicht (P), nicht veröffentlicht (NP) und Abschluss (Cpl) unter Verwendung der folgenden Formel. Berechnen Sie die tx_*_cdts_limit nicht mithilfe des tx_*_cdts_consumed-Signals auf der TX-Gutschriftsschnittstelle:
    Verfügbare Gutschrift = Ausgeschriebene Punkte vom Partner – GB
    Wobei GB = 128 Punkte für Daten, 64 Punkte für den Header.
    Für Geräte, die für weniger als 128 Punkte werben, gilt diese Problemumgehung nicht.

    Nachfolgend finden Sie einen Beispielcode für den NPH-TLP-Datenverkehrstyp (Speicherlesung ohne Nutzlast), um Gutschriftslecks zu vermeiden, während die PCIe*-Bestellregel befolgt wird
    1a.  Verfolgen Sie die Anzahl der herausragenden NP-TLPs wie folgt

    Wenn (num_of_outstanding_NP_TLP < Initial_NPH_Credit) {
    Send_NPH_packet;

    }
    1b.  (ODER) Guard Band die verfügbare Gutschrift für die NPH TLPs wie folgt

    Wenn ((tx_nph_cdts – 64) > 0) {
    Send_NPH_packet;
    }


    Dieser Errata ist in Intel Stratix 10 GX Geräten mit ES3 L-Tiles, Production L-Tiles, ES2 H-Tiles oder Production H-Tiles und allen Intel Stratix 10 SX Geräten festgelegt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.