Artikel-ID: 000075620 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.07.2021

Wie viel Zeit nimmt sich der P-Tile Debug Toolkit Eye Viewer, um ein Auge-Diagramm zu erstellen?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie die Eye Viewer-Funktion im P-Tile Debug Toolkit ausführen, können Sie feststellen, dass der Fortschrittsstatus um bis zu 10 % geht und für einige Zeit auf dieser Ebene anhält.

Wenn im Meldungsfenster kein Fehler gemeldet wird und Sie die P-Tile-Informationen, TX- und RX-Lanes-Parameter lesen können, gibt es kein Problem mit dem Betrieb des P-Tile Debug Toolkit und der Eye Viewer-Funktion.

Wenn die P-Tile über die lokale JTAG-Serververbindung mit dem System (auf dem das P-Tile Debug Toolkit ausgeführt wird) verbunden ist, kann es ca. 15 Minuten dauern, bis das Auge für eine Lane verläuft. Wenn die Verbindung über einen Remote-JTAG-Server erfolgt, kann es bis zu 40 Minuten oder länger dauern, bis ein Eye-Diagramm für eine Lane verwendet wird.
 

Lösung

Wenn Sie das P-Tile Debug Toolkit benötigen, um in kürzerer Zeit ein Eye-Diagramm zu erstellen, verwenden Sie die lokale JTAG-Serververbindung™, um auf die P-Tile zuzugreifen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Stratix® 10 DX FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.