Artikel-ID: 000075618 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.07.2021

Warum besteht mein F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel die Phase der Quartus® Support-Logikgenerierung nicht, wenn entweder das 200GE-8 mit PTP oder das 100GE-4 mit PTP-Varianten mit FGT PMA verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 21.2 kann das F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel die Quartus® Support-Logikgenerierungsphase mit "Error (21842): Solver failed to find a solution" nicht bestehen.

    Dieser Fehler tritt auf, wenn entweder das 200GE-8 mit PTP oder das 100GE-4 mit PTP-Varianten mit FGT PMA und ohne angewandte Standortbeschränkungen verwendet werden.

    Lösung

    Um dieses Problem für den 200GE-8 mit PTP-Variante zu umgehen, nehmen Sie Pin-Zuweisungen über .qsf-Einstellungen vor, die FGT Quads 2 und 3 auswählen. Für den 100GE-4 mit PTP-Variante nehmen Sie die Pin-Zuweisung über die .qsf-Einstellungen vor, die FGT Quad 0 auswählen.

    Dieses Problem wurde ab Version 22.2 der Quartus® Prime Pro Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.