Artikel-ID: 000075616 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 31.07.2017

Fehler(13381): Verilog HDL-Fehler bei alt_vip_cps_alg_core_packer.sv(169): Teileauswahl hat eine negative oder null Größe, muss aber ein oder mehrere Bits verwenden

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit dem Arria® 10 Color Plane Sequencer II IP-Kern können Sie den oben genannten Fehler in Quartus® Prime Pro Software Version 16.1 sehen, wenn die IP mit einer Parameterisierung complingt, die mehr als einen Pixel parallel verwendet.

    Lösung

    Dieses Problem wurde ab Softwareversion 16.1.1 der Quartus Prime Pro Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.