Artikel-ID: 000075589 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.07.2021

Warum zeigt das P-Tile Debug Toolkit die Lanes 8 – 15 Register im P0-Konfigurationsbereich eines Designs an, das im x8x8-Modus konfiguriert ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.2 werden die Lanes 8 – 15 Register im P0-Konfigurationsbereich eines Designs angezeigt, das im x8x8-Modus konfiguriert ist. Der P0 Configuration Space sollte nur die Lanes 0 – 7 Register anzeigen. Ignorieren Sie die Register der Spur 8 – 15.

    Lösung

    Zur Behebung dieses Problems ist ein Patch für die Intel® Quartus® Prime Pro Edition Software Version 21.2 verfügbar.
    Laden Sie Patch 0.23 über den entsprechenden Link herunter und installieren Sie ihn.

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der F-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.