Beschreibung
Aufgrund eines Problems im Designbeispiel R-Tile Avalon® Streaming Intel® FPGA IP für PCI Express ist der Standard-E/A-Standard für die PCI Express-Referenztakteingangspins CML.
Lösung
Gemäß der PCI-Express-Basisspezifikation und den Pinanschlussrichtlinien der Intel Agilex-Gerätereihe® sollten die Referenztakteingangspins auf den HCSL-I/O-Standard eingestellt werden.
Dieses Problem wurde in Intel® Quartus® Prime Pro Edition Software 21.3 behoben.