Artikel-ID: 000075585 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.04.2021

Warum kann das Intel Agilex® 7 FPGA Portfolio Development Kit den Zug nicht korrekt in einem PCIe*-Gen3-System verbinden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Das Intel Agilex® 7 FPGA Portfolio Development Kit hat (SW7.1) eine Standardposition, die auf ON gesetzt ist. SRIS-Modus.

Dies kann zu PCIe*-Link-Instabilitätsproblemen führen, insbesondere in älteren Gen3-Systemen.

 

 

 

 

 

 

Lösung

Um dieses potenzielle Problem zu umgehen, setzen Sie SW7.1 auf die OFF-Position (Common-Clk-Architektur), insbesondere bei der Verwendung der Karte in älteren Gen3-Systemen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
Intel® Agilex™ Development Kit der F-Reihe

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.