Kritisches Problem
Beschreibung
Laut PCIe*-Spezifikation sollte, wenn sich der LTSSM von PCIe* Root Port oder Endpoint im Polling-Compliance-Zustand befindet, das Muster-Lock-Bit in übertragenen Daten festgelegt werden, wenn es modifizierte Compliance-Muster empfängt und das modifizierte Compliance-Muster sperrt. Intel® Arria® 10 PCIe* Hard IP ein Problem hat, was bedeutet, dass es niemals auf das modifizierte Compliance-Muster gesperrt wird. Intel Arria 10 PCIe* Hard IP erwartet ein Datenmuster 4A_BC_B5_BC { D10.2, K28.5, D21.5, K28.5 } als eine der folgenden Sequenzen:
- BC_4A_B5_BC { K28.5, D10.2, D21.5, K28.5 }
- BC_BC_4A_B5 { K28.5, K28.5, D10.2, D21.5 }
- B5_BC_BC_4A { D21.5, K28.5, K28.5, D10.2 }
- 4A_B5_BC_BC { D10.2, D21.5, K28.5, K28.5 }
Lösung
Kein Problemumgehung für dieses Errata. Die Benutzeranwendung muss sich der Einschränkungen bewusst sein und sich um dieses Szenario kümmern.