Der Port cfglink2csrpld ist ein unerwünschter Port in der HIP-Variation-Datei. Im SV PCIe Benutzerhandbuch gibt es keine Beschreibungen zu diesem Signal.
Sie können den Port cfglink2csrpld mit "0" in Ihrem Design verbinden. Dieser Port wird in Quartus II 12.0 entfernt.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.