Artikel-ID: 000075564 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 29.08.2012

Wie handhabe ich den Eingabe-Port cfglink2csrpld des SV PCIe HIP?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der Port cfglink2csrpld ist ein unerwünschter Port in der HIP-Variation-Datei. Im SV PCIe Benutzerhandbuch gibt es keine Beschreibungen zu diesem Signal.

     

    Lösung

    Sie können den Port cfglink2csrpld mit "0" in Ihrem Design verbinden. Dieser Port wird in Quartus II 12.0 entfernt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Stratix® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.