Der Port cfglink2csrpld ist ein unerwünschter Port in der HIP-Variation-Datei. Im SV PCIe Benutzerhandbuch gibt es keine Beschreibungen zu diesem Signal.
Sie können den Port cfglink2csrpld mit "0" in Ihrem Design verbinden. Dieser Port wird in Quartus II 12.0 entfernt.