Artikel-ID: 000075552 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.06.2018

Warum kann ich in der "H-Kachel Hard IP for Ethernet Intel® FPGA IP" zeitverstöße mit geringer Haltedauer sehen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz 100G Ethernet Intel® FPGA IP für Arria® 10 und Stratix® V
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Pro Software Version 18.0 und früher können in der "H-Kachel Hard IP for Ethernet Intel® FPGA IP" kleine Verletzungen der Haltezeit angezeigt werden.

     

     

    Lösung

    Um dieses Problem zu umgehen, versuchen Sie es mit einem anderen Seed-Spieler, um diese Zeitverstöße zu vermeiden.

    Dieses Problem wurde in Intel® Quartus® Prime Pro Edition Software Version 18.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.