Artikel-ID: 000075546 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.11.2015

Warum ändert meine Hard IP für PCI Express HIP-Neukonfigurations-Block die Konfigurationsregisterwerte nicht dynamisch?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund einer Einschränkung der Quartus® II Software im Block hard IP Reconfiguration ist die Fähigkeit, schreibgeschützte Konfigurationsraumregister dynamisch zu ändern, fehlgeschlagen.

Lösung

Es gibt zwei mögliche Problemumgehungen:

1) Verwenden Sie eine LPM_CONSTANT Megafunction, um Ihre erforderlichen Eingaben zur Hard IP zu generieren, einschließlich der Adresse (Lesen und Schreiben) und Writedata für die erforderliche dynamische Neukonfiguration. Jede Adresse muss eindeutig sein, es sei denn, Sie verwenden die In-System-Quellen und den Prüfpunkt-Editor.

2) Verwenden Sie sld_mod_ram_rom wie im unten verlinkten Designbeispiel gezeigt:

 

hip-reconfig-workaround.qar

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V E
Cyclone® V ST SoC-FPGA
เอฟพีจีเอ Cyclone® V E
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GX
Arria® V SX SoC-FPGA
เอฟพีจีเอ Arria® V GT

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.