Artikel-ID: 000075542 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.03.2021

Was ist die korrekte Bits-Definition der Energieverwaltungssignale pm_state_o[2:0] bei Verwendung der Intel® FPGA P-Tile Avalon® Streaming IP für PCIe Express*?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die pm_state_o[2:0] Signale zeigen den aktuellen Leistungszustand der Intel® FPGA P-Tile Avalon® Streaming IP für PCIe Express* an.

    Die richtige Definition wird unten angezeigt:

    3'b000 = L0 oder IDLE

    3'b001 = L0s

    3'b010 = L1

    3'b011 = L2

    3'b100 = L3

    Diese Informationen waren 2020.12.14 und in der früheren Version des Benutzerhandbuchs falsch.

    Lösung

    Diese Informationen wurden in der Version 2021.02.18 der Intel® FPGA P-Tile Avalon® Streaming IP für PCIe Express* Benutzerhandbuch enthalten.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.