Artikel-ID: 000075530 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.12.2018

Warum generiert der High Speed Reed Solomon FPGA IP Core einen falschen Satz von Prüfsymbolen für meine Daten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP High-Speed Reed-Solomon Encoder/Decoder IP-RSCODEC-HS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der RTL-Quellgenerierung des High Speed Reed Solomon FPGA IP Core generiert die IP, wenn der Parameter "Hyper-optimization" auf "High" gesetzt ist, einen falschen Satz von Prüfsymbolen für die eingehende Datennutzlast.

    Lösung

    Um dieses Problem zu umgehen, setzen Sie den Parameter "Hyper-Optimierung" auf "Niedrig".

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.