Aufgrund eines Problems mit dem Reed Solomon II Intel® FPGA IP in der Intel® Quartus® Prime Pro Edition Software Version 21.1 und früher, kann der obige Fehler bei der Simulation des VHDL-Simulationsmodells in der Modelsim* Software auftreten.
Um dieses Problem zu umgehen, können Sie das Verilog-Simulationsmodell verwenden.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.