Dieser Fehler kann auftreten, wenn Sie versuchen, die Arria® 10 FPGA und Cyclone® 10 FPGA Hard IP für PCI Express* Root Port Konfiguration in der Modelsim* Software zu simulieren.
Das Arria® 10 FPGA und das Cyclone® 10 GX Avalon® Streaming-Interface für PCI Express* unterstützen ab Version 19.1 der Quartus® Prime Pro Edition Software die Simulation von Root Port-Konfigurationen.