Warum beeinflusst die Änderung des csr_lmfc_offset Parameters im JESD204B-Intel® FPGA IP die deterministische Latenz nicht, wenn das Produkt von F und K 1024 ist?

Aufgrund eines bekannten Problems in der Intel® Quartus® Prime Pro Software Version 21.1 und früher und der Intel® Quartus® Prime Standard Edition Version 20.1 und früher, wenn der JESD204B-Intel® FPGA IP im TX-Modus mit Intel® Arria® 10, Intel® Cyclone® 10 GX, Intel® Stratix® 10 und Intel® Agilex™ Geräten verwendet wird, wenn das Produkt von F und K der Maximalwert von 1024 ist, die Konfiguration csr_lmfc_offset hat keine Auswirkungen auf die Verschiebung des internen LMFC-Rands der IP. Der interne LMFC-Zähler standardiert, um bei der SYSREF-Erkennung von 0 aus zu starten.

Um dieses Problem zu umgehen, verwenden Sie die LMFC-Anpassung oder den RBD-Offset im RX-Konvertergerät, um deterministische Latenz zu erreichen, wenn FxK=1024.

Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition SoftwareVersion 21.2 behoben.