Artikel-ID: 000075485 Inhaltstyp: Installation und Setup Letzte Überprüfung: 11.02.2021

Warum unterstützt die Intel® FPGA P-Kachel Avalon® Speicher-mapped IP für PCI Express* die 500-MHz-PLD-Taktfrequenz in der Intel® Quartus® Prime Pro Edition Software Version 20.4 nicht?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.4 wird "500 MHz" nicht im Menü "PLD Taktfrequenz" aufgeführt.

    Dieses Problem betrifft nur den Intel Agilex® 7 FPGA P-Kachel-Modus PCIe* Gen4 x8, der in der Intel® Quartus® Prime Pro Edition Software Version 20.4 generiert wird.

     

     

    Lösung

    Zur Behebung dieses Problems steht ein Patch für die Intel® Quartus® Prime Pro Edition Software Version 20.4 zur Verfügung.

    Laden Sie Patch 0.11 über den entsprechenden Link unten herunter und installieren Sie es.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.