Aufgrund eines Problems in der PCIe Hard IP PMA kann der Link im Detect.Active-Zustand stecken bleiben.
Dies liegt daran, dass der Transceiver-Empfänger die Logik erkennt, die keinen PHYSTATUS-Puls auf der PIPE-Schnittstelle an den harten IP-Kern zurücksenden, wenn der niedrige Zeitraum von zwei TxDetectRx weniger als 544 ns beträgt.
Dieses Problem betrifft Stratix® IV GX-, Stratix® IV GT- und Arria® II GX-Geräte.
Manuelles Ändern der Hard IP Reset Logik, um das CRST- und SRST-Signal für mindestens 1 us zu behaupten.
Sie können die folgenden Dateien verwenden, um die Änderungen anzuzeigen, die sowohl für Avalon® Streaming als auch für Avalon® Speicher-zugeordnete Schnittstellen erforderlich sind, um die oben genannten Anforderungen zu erfüllen.
- top_rs_hip (.v): Die Zurücksetzlogik kann auf den Zeilen 181-211 hinzugefügt werden. Stecken Sie diese Zeilen in Ihre _rs_hip.v-Datei für Avalon Streaming-Schnittstellen.
- pcie_compiler_0 (.v): Die Zurücksetzlogik kann unter den Zeilen 648-684 hinzugefügt werden. Stecken Sie diese Zeilen in Ihre Instanziationsdatei für Avalon Speicher zugeordneten Schnittstellen.
- pcie_compiler_0 (.vhd): In den Zeilen 775-810 finden Sie weitere Reset-Logik. Stecken Sie diese Zeilen in Ihre Instanziationsdatei für Avalon Speicher zugeordneten Schnittstellen.