Artikel-ID: 000075467 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.05.2018

Warum hat die Intel® Stratix® 10 E-Kachel Hard IP for Ethernet Intel FPGA IP Core Forward RX ungültige Frames auf die Benutzerlogik verkürzt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die v18.0 Intel® Stratix® 10 E-Kachel Hard IP for Ethernet Intel FPGA IP Core hat ein Problem mit abgerissenem Frame-Stripping.

    Wenn die RX MAC eine Frame-Größe > = 65536 empfängt und enforce_max_frame_size aktiviert ist, wird die Frame-Ausgabe von RX MAC zur Benutzerlogik auf die durch max_rx_frame_size Einstellungen angegebene Frame-Größe verkürzt, und ein zweiter ungültiger Frame wird vom RX MAC in die Benutzerlogik ausgegeben, die von 65536-Byte bis zum Ende des super großen Frame beginnt.

    Lösung

    Derzeit gibt es keine Problemumgehung für dieses Problem.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.