Artikel-ID: 000075466 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.10.2018

Warum ist die out_channel meines Intel® CIC-IP-Kerns mit mehreren Eingaben nicht sequenziert?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • CIC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Fehlers bei der Berechnung der Latenz im Ausgabeblock durch den Intel® CIC-IP-Kern ist die out_channel zu out_data Beziehung nach einem aus. Wenn Ihr CIC-Filter beispielsweise 10 Eingänge hat, liefert out_data Daten für Kanal 0, während out_channel auf Kanal 9 hinweist.  Dieser Kanalausrichtungsfehler ist sowohl bei der Simulation als auch beim synthetischen Design vorhanden.

    Lösung

    Um dieses Problem zu umgehen, fügen Sie nach out_data eine zusätzliche Registerstufe hinzu. Diese Bühne kann in RTL hinzugefügt werden. Diese zusätzliche Registerstufe korrigiert die out_channel zu out_data Beziehung.

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.