In den Quartus® II Softwareversionen 6.1 bis 7.1 SP1 setzt die Quartus II Software bei verwendung der quellensynchronen Kompensation automatisch die IoE-Input-to-Register-Verzögerung für das kompensierte Datenpfad-Bit auf "0". Die Standardeinstellung für die Verzögerung der IOE-Eingabe-zu-Register-Eingabe für die restlichen Bits im Datenbus ist jedoch die maximale Einstellung. So hat das kompensierte Bit eine andere Timing-Verzögerung als der Rest des Bus.
Um zu sehen, ob Sie von diesem Problem betroffen sind, überprüfen Sie die Verzögerungseinstellung im Kompilierungsbericht. Öffnen Sie unter "Verfolger" im Ressourcenbereich die Zusammenfassung der Verzögerungskette. Stellen Sie sicher, dass die Verzögerung für jedes Bit im Bus auf "0" gesetzt ist. Wenn die Verzögerungseinstellung nicht Null ist, verwenden Sie den Zuweisungseditor, um die "Eingabeverzögerung von der Pin zum Eingaberegister" auf "0" für alle betroffenen Bus-Bits zu setzen, die vom PLL im quellensynchronen Kompensationsmodus getaktet werden.
Dieses Problem ist ab Version 7.2 der Quartus II Software behoben. Die synchrone PLL-Quellenentlohnung gilt für alle Eingaben, die durch die kompensierte Ausgabe des PLL gespeist werden, und Sie müssen die Verzögerungseinstellungen für input-to-register nicht ändern.