Artikel-ID: 000075443 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.04.2018

Fehler: fp_matrix_mult_ii_0: IP-Generierung bei Dateiermittlung fehlgeschlagen, bitte teilen Sie Altera mit

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Nativer Fixpunkt DSP Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Intel® Stratix® 10 Intel® FPGA Floating Point Matrix Multiply IP in Intel® Quartus® Prime Pro Edition Software Version 17.1 kann der obige Fehler auftreten, wenn Sie versuchen, HDL für die IP zu generieren. Dieses Problem betrifft nur das Windows-Betriebssystem.

    Lösung

    Dieses Problem wurde ab der Intel® Quartus® Prime Pro Edition Software Version 17.1 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.