Artikel-ID: 000075437 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.04.2017

Warum sendet meine Intel Arria 10 Hard IP für PCI Express keine TS1-sortierten Sets oder EIOS und zeigt beim Einstieg in den deaktivierten Zustand keine Verbindung zum deaktivierten Zustand an?

Umgebung

    Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit der Intel® Arria® 10 Hard IP für PCI Express® werden keine TS1-geordneten Sets oder EIOS angezeigt, wenn der LTSSM den deaktivierten Zustand deaktiviert hat. Das Signal dl_up wird auch im deaktivierten Zustand nicht de-assertiert.

Lösung

Dieses Problem wird in keiner zukünftigen Quartus® Prime Software-Version behoben werden. Als Problemumgehung können Sie das dl_up-Signal ignorieren, wenn sich der LTSSM im deaktivierten Zustand befindet.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.