Artikel-ID: 000075432 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.03.2022

Warum besteht meine F-Tile Ethernet-Intel® FPGA Hard IP-Designbeispiel-40GE-4-Variante keine Simulation mit einer System-PLL-Frequenz über 805.664062 MHz?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.2 wird die F-Tile Ethernet Intel® FPGA Hard IP Design Example 40GE-4 Variante bei Verwendung einer System-PLL mit einer Frequenz von über 805.664062 MHz nicht an der Simulation teilnehmen.

    Lösung

    Um dieses Problem zu umgehen, wählen Sie eine System-PLL-Frequenz von 805.664062MHz.

     

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.