Artikel-ID: 000075431 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.05.2021

Warum zeigt die HDMI Intel® FPGA Source IP nach dem Reset-Vorgang ein Bild an?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems, das mit Version 19.4 der Intel® Quartus® Prime Pro Software bei der Verwendung der Intel® Arria® 10 Geräte und Version 20.4 der Intel® Quartus® Prime Pro Software beginnt, wenn die Intel® Stratix® 10 Geräte verwendet werden, kann der HDMI-Intel® FPGA-Source-IP-Kern nach dem Zurücksetzen des Vorgangs ein Bild anzeigen.

    Dies ist darauf zurückzuführen, dass das Design des HDMI Intel® FPGA Source IP Core TX Hilfs-Encoders Start-of-Packet (SOP) nicht an den Hilfsdaten neu ausrichten kann. Die beschädigten Hilfsdaten verursachen, dass der HDMI-Sink-Empfänger des Ziels ein Bild anzeigt.

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Version 21.1 Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.