Artikel-ID: 000075425 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es bekannte Fehler im Datenblatt Stratix EP1S80 DSP Development Board?

Umgebung

    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die Hinweise (1) und (2) für Tabelle 29 sind falsch. Unten sehen Sie die Korrekturen an diesen Hinweisen:

(1) Pin 1 ist mit GND verbunden. Pins 2 und 3 sind keine Verbindungen.

(2) Pin 1 ist mit 5-V verbunden. Pins 5 und 7 sind an 3,3-V gebunden. Pins 3, 15, 17 und 19 sind keine Verbindungen. Die Pins 2, 4, 6, 8, 10, 12, 14, 16, 18 und 20 sind mit der Erdung verbunden.

In Abbildung 8 ist Pin 6 von JP24 nicht mit Pin D31 auf dem Chip verbunden. Sie ist mit pin D30 verbunden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.