Artikel-ID: 000075405 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 19.07.2017

Warum wird BAR-Adressen von mehr als 32 Bits auf 32 Bits auf meiner Hard IP für die PCI-Express-Avalon-MM-Variante abgeschnitten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Cyclone® V Hard IP für PCI Express* Intel® FPGA IP
  • Avalon-MM Arria® V Hard IP für PCI Express* Intel® FPGA IP
  • Avalon-MM Arria® V GZ Hard IP für PCI Express* Intel® FPGA IP
  • Avalon-MM Stratix® V Hard IP für PCI Express* Intel® FPGA IP
  • Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit dem Avalon-MM-Hard-IP-Kern für PCI Express*, werden BAR-Adressen von mehr als 32 Bits nur auf 32 Bits verkürzt.  Die oberen Bits werden auf Null gesetzt.

    Dies betrifft nur die Rxm-Ports in Richtung Rxm, wenn sie im 64-Bit-Adressierungsmodus betrieben werden. Dies wirkt sich nicht auf die Txs-Ports oder beim Betrieb in 32-Bit-Adressierungsmodi aus.

     

     

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 18.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 6 Produkte

    Intel® Cyclone® 10 FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Cyclone® V FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs
    Stratix® V FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.