Kritisches Problem
Aufgrund eines Problems mit der Intel® Stratix® 10 Hard IP für PCI* Express Core auf ES1 und ES2 L-Tiles und ES1 H-Tiles können Sie Folgendes sehen:
– Während des Link-Trainings oder beim Ändern der Geschwindigkeit kann es sein, dass die PCIe* Hard IP nicht mit L0 verbunden ist oder die vorgesehene Verbindungsgeschwindigkeit erreicht. Wenn die Verbindung nicht angezeigt wird, steckt der LTSSM im Status Erkennen oder Abfragen fest.
- Während des normalen Betriebs im L0-Zustand kann der Empfänger Fehler melden.
Die Häufigkeit des Auftretens dieser beiden Ereignisse variiert je nach System-/Geräteeigenschaften und Betriebsbedingungen.
Um dieses Problem auf den betroffenen Kacheln zu beheben, versuchen Sie, die FPGA neu zu konfigurieren.
Dieses Problem wurde auf den Produktionsversionen L- und H-Tiles behoben.