Artikel-ID: 000075397 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.12.2017

Warum sind die Intel® FPGA HDMI-IP-Cores den Scrambled Data Island Guardbands für Channel 1 &2 nicht korrekt codiert?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Bei Verwendung des Intel® FPGA HDMI-IP-Kerns für den HDMI-TX-2.0-Betrieb werden Fehler für Kanal 1 und 2 beobachtet, wenn der angeschlossene HDMI-Sink die Charakterfehlererkennung implementiert.

    Dies ist darauf zurückzuführen, dass Dies daran liegt, dass auf der Dateninsel trailing Guardbands für Kanal 1 und 2 nicht korrekt TMDS-codiert sind.

    Das Intel FPGA HDMI IP Core TX-Modul stellt während der Dateninselzeiten keine "cnt"-Track-Datenstromverfolgung sicher, was gegen die HDMI-2.0-Spezifikation verstößt. Dieses Problem sollte sich nicht auf das Video-Display auswirken.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.
    Dieses Problem wird in Intel® Quartus® Version 16.1 Update 1 des Intel FPGA HDMI-IP-Kerns behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Intel® Cyclone® 10 FPGAs
    Stratix® V FPGAs
    Arria® V FPGAs und SoC FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.