Artikel-ID: 000075396 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.01.2018

Warum meldet die Intel® Stratix®10 Hard IP für PCIe* falsche Linkbreiten?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Kodierungsproblems mit der Link-Acknowledge-Logik in Intel® Stratix® 10 H-Tile ES2-Geräten werden Verbindungsbreiten fälschlicherweise wie unten gezeigt anerkannt:

    Tatsächliche VerbindungsbreiteLink bestätigen
    x1x16
    x2x1
    x4x2
    x8x4
    x16x8
    Lösung

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.