Artikel-ID: 000075387 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.06.2017

Fehler (10161): Verilog HDL-Fehler bei rcfg_sdi_cdr.sv(44): Objekt "altera_xcvr_native_a10_reconfig_parameters_CFG0" wird nicht erklärt. Stellen Sie sicher, dass der Objektname korrekt ist. Wenn der Name korrekt ist, wenden Sie sich bitte a...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • SDI II Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der oben beschriebene Fehler kann bei der Analyse und Ausarbeitung angezeigt werden, wenn Sie die SDI RX-Designdateien aus dem SDI II IP-Kern generierten Beispieldesign in Quartus® Prime Software Version 17.0 verwenden. Dies liegt daran, dass das rcfg_sdi_cdr-Modul die Transceiver-Neukonfigurationsparameterpakete standardmäßig nicht finden kann.

    Lösung

    Fügen Sie die folgende Quartus II Settings File (.qsf) Zuweisung zu Ihrer QSF-Datei hinzu:

    set_global_assignment -name SYSTEMVERILOG_FILE /rcfg_sdi_cdr.sv -library sdi_rx_sys_altera_xcvr_native_a10_170

    Weitere Einzelheiten finden Sie in der IP-generierten Beispiel-Design-QSF-Datei. Diese Informationen werden in der zukünftigen Version des Design-Beispiel-Benutzerhandbuchs aktualisiert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.