Artikel-ID: 000075379 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.12.2017

Warum zeigt das Intel® Arria®10 niedrige Latenz 10 G MAC 1G/2,5G/10G (voreingestellt) Beispieldesigns zeitversagend an?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Niedrige Latenz Ethernet 10G MAC Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Optimierungsproblems können beim Einsatz des 1G/2,5G/10G Arria® 10 Low Latency Ethernet MAC Beispieldesigns Setup-Ausfälle zwischen den Soft-PCS und der 10G-Hard-PCS-Übertragung auftreten.

     

     

    Lösung

    Um diesen Setup-Timing-Fehler zu umgehen, müssen Sie die Haltezeit der Übertragung von Soft-PCS auf 8G-Hard-PCS unter einschränkungen, um den Setup-Zeitablauf unter Verwendung der unten stehenden Einschränkung zu erleichtern:

    wenn {![ string equal "quartus_sta" $::TimeQuestInfo(nameofstackutable)] } {
    set_min_delay -von [get_keepers *|alt_mge16_phy_xcvr_term:*|tx_parallel_data_a10*] -zu [get_keepers *|twentynm_pcs*:*|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs~tx_clk2_by2_1.reg] -0,2 nm
    }

    Dieses Problem wird voraussichtlich nicht in einer zukünftigen Version der Intel® Quartus® Prime Edition Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.