Artikel-ID: 000075376 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.10.2017

Warum dauert der Display-Port-Kanal lange für ein erfolgreiches Link-Training?

Umgebung

    Intel® Quartus® Prime Pro Edition
    DisplayPort* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems mit dem nativen PHY-IP-Kern dauern Display-Port-Kanäle lange, bis das Link-Training erfolgreich abgeschlossen wurde.

Dieses Problem ist darauf zurückzuführen, dass die Intel® Quartus® Prime Software falsche RX PCS-Einstellungen auf den nativen PHY IP-Kern anwendet, was zu einer erfolglosen Wortausrichtung führt.

Lösung

Zur Behebung dieses Problems steht ein Patch für die Intel® Quartus® Prime Pro und Standard Version 16.1.2 zur Verfügung.  Laden Sie Patch 2.29 über den entsprechenden Link unten herunter und installieren Sie es.

Patch 2.29 für Linux: quartus-16.1.2-2.29-linux.run

Patch 2.29 für Windows:  quartus-16.1.2-2.29-windows.exe

Installationsanleitungen: quartus-16.1.2-2.29-readme.txt

Dieses Problem wird ab Quartus Prime Software Version 17.1.1 und neuer behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Intel® Arria® 10 GT
Intel® Arria® 10 GT SoC-FPGA
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.