Artikel-ID: 000075365 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.05.2017

Warum behält die Hard IP für PCI Express dl_up bestätigt und übermittelt falsche TS1-Sortierte Sätze, wenn sich der Zustand "Deaktiviert" befindet?

Umgebung

    Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund von Problemen mit der harten IP für PCI Express* IP-Kern in Arria® 10 deassert der Kern das dl_up Signal nicht, während sich der LTSSM-Status deaktiviert befindet.  Darüber hinaus sendet der Kern die erwarteten EIOS/Electrical Idle Order Sets nicht, wenn sie in den deaktivierten Zustand gelangen.

Lösung

Sie sollten dl_up mit dem deaktivierten LTSSM-Status qualifizieren und dl_up im deaktivierten Zustand ignorieren (d. a. dl_up als deaktiviert betrachten).

Bei den falsch geordneten Sätzen wird nicht herumgearbeitet. Dieses Verhalten kann dazu führen, dass der Verbindungspartner den deaktivierten Status beendet und in den Status Erkennen zurück kehrt.

Diese Probleme werden in künftigen Quartus® Prime Software-Releases nicht behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.