Artikel-ID: 000075359 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.04.2017

RapidIO II Simulationstestbenchfehler, wenn der Parameter "Transceiver-Steuerung und Statusregister aktivieren" aktiviert ist.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • RapidIO II (IDLE2 bis zu 6,25 Gbaud) Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Für Arria® 10 und Stratix® 10 Familien. Wenn der RapidIO II IP-Core mit dem optionalen Parameter "Enable transceiver control and status register" aktiviert ist, schlägt der bereitgestellte Simulationstest fehl. Das fehlerhafte Verhalten besteht darin, dass der Transceiver den Reset nicht beendet und rx_is_lockedtodata nicht geltend macht.

    Lösung

    Es wird geraten, die Simulation durchzuführen, ohne den Parameter "Transceiver-Steuerung und Statusregister aktivieren" zu aktivieren, falls betroffen.

    Dieses Problem wurde ab Quartus® Prime Software Version 17.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.