Artikel-ID: 000075317 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.06.2016

Warum kann die IOPLL in Arria 10 Geräten nicht gesperrt werden und generiert keinen Ausgabe-Takt, wenn der I/O-Standard des Referenz-Takteingangsstifts auf Differential HSTL oder Differential SSTL gesetzt ist?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie können beobachten, dass die IOPLL in Arria® 10 Geräten nicht gesperrt werden kann und keinen Ausgabe-Takt generiert, wenn der I/O-Standard des Referenz-Takteingangsstifts in der Quartus® Prime Software auf Differential HSTL oder Differential SSTL gesetzt ist.
 
Dies liegt daran, dass Arria 10 Geräte nur die folgenden I/O-Standards für die IOPLL-Referenz-Takteingabe unterstützen:

- Single-Ended-I/O-Standards
- LVDS

Lösung Wenn die Differential HSTL- oder Differential SSTL-Signalübertragung verwendet wird, um den Referenztakt-Eingangsstift auf Ihrem Mainboard zu steuern, weisen Sie diesem Pin in der Quartus Prime Software einen echten differentialen I/O-Standard (z. B. LVDS) zu, um die elektrischen Spezifikationen Differential HSTL und Differential SSTL zu unterstützen.
Die Quartus Prime Software Version 16.0 enthält eine Rechtliche Überprüfung, um zu verhindern, dass Benutzer die Sperrdifferenz-I/O-Standards auf den Referenz-Takt-Eingabestift setzen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.