Artikel-ID: 000075311 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.10.2013

Funktioniert die Erweiterte Taktphasen-Steuerungsanpassung im HPS DDR3?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Sie können die Steuerungseinstellung für die Taktphase erweitert in der Registerkarte HPS GUI PHY Settings (HPS-GUI-PHY-Einstellungen) bemerken. Eine Änderung des Phasenwertes hat keinen Einfluss auf die Phase der PLL-Ausgabetakte.
Lösung Die Erweiterte Taktphasen-Steuerungsanpassung wird in einer zukünftigen Version des Quartus entfernt® II Software.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Cyclone® V SX SoC-FPGA
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.