Artikel-ID: 000075276 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.05.2013

Häufigkeit von nicht korrekt gemeldeten Coreclkout für Stratix V Hard IP for PCI Express IP Core, wenn das ATX PLL verwendet wird

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die Häufigkeit von coreclkout wird falsch gemeldet für die Stratix V Hard IP für PCI Express IP Core, wenn das ATX PLL wird in Gen1- und Gen2-ES-Geräten verwendet. Für Gen2 ES-Varianten ist die Frequenz für die die Quartus II Software meldet coreclkout , ist eine Hälfte der tatsächlichen Frequenz. Für Gen1 ES-Varianten ist die Frequenz dass die Quartus II Software für Coreclkout meldet, ein Quartal ist die tatsächliche Frequenz

    Lösung

    Dieses Problem wurde in Version 12.1 der Stratix V Hard behoben IP für PCI Express IP Core.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.