Kritisches Problem
Beschreibung
Die Quartus II Software führt keine Timing-Analyse durch für die FPGA Fabric in Cyclone IV GX × Varianten; daher Varianten dass die Timing-Analyse fehlschlagen würde, sind nicht identifiziert.
Dieses Problem betrifft × Varianten im Cyclone IV GX-Gerät.
Lösung
Taktbeschränkung
Sie können die erforderliche Taktbeschränkung manuell erstellen. liefert die Gleichung für diese Einschränkung. In dieser Gleichung ist 8,000 für einen 125 MHz Anwendungs-Takt und 16 für einen 62,5-MHz-Anwendungs-Takt.
# create_clock -name {core_clk_out} -period
-waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst
| core_clk_out~clkctrl}] |
Dieses Problem wurde in Version 10.1 der Quartus II Software behoben.