Artikel-ID: 000075174 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.12.2014

Die Benutzerlogik kann das RapidIO II IO Error Response Error Detect Bit nicht festlegen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Der RapidIO II IP-Kern bietet keine Unterstützung für die Benutzerlogik um das IO error response Feld in Bit [31] des Logical/Transport Layer Error Detect CSR in den Fehlerverwaltungserweiterungen festzulegen Register-Block. Wenn der RapidIO II IP-Kern einen logischen I/O-Speicher enthält Layer Slave-Modul, der IP-Kern setzt dieses Register-Bit, wenn das I/O-Slave-Modul erkennt eine I/O-Fehlerreaktion. RapidIO jedoch II IP-Kernvarianten, die keinen I/O Logical Layer Slave enthalten Modul erkennen diese Situation nicht intern. Die RapidIO II IP Core bietet kein dediziertes Eingangssignal, für das ein benutzerdefinierter Benutzer verwendet wird Logik kann diese Fehlerlage melden.

    Lösung

    Dieses Problem hat keine Problemumgehung.

    Dieses Problem wurde in Version 14.1 der RapidIO II MegaCore behoben Funktion, mit dem Zusatz der io_error_response_set obersten Ebene Eingangssignal.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.