Artikel-ID: 000075161 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.09.2014

Warum kann ich nicht mehrere SDI-IP-Instanzen mit einer einzigen Tx PLL zusammenführen, wenn das dreifache Standardprotokoll auf Stratix V-, Arria V- und Cyclone V Transceiver-Geräten implementiert wird?

Umgebung

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die SDI-IP im Dreifachstandard-Modus implementiert eine PLL-Neukonfiguration, um Datenraten auf Stratix® V-, Arria® V- und Cyclone® V Transceiver-Geräten zu wechseln. Wenn mehr als eine IP-Instanz einen einzigen Transceiver Tx PLL teilt, ist die XCVR_TX_PLL_RECONFIG_GROUP .qsf-Zuweisung erforderlich. Einzelheiten zu dieser Zuweisung werden im Abschnitt "PLL-Neukonfiguration" im Transceiver PHY IP Benutzerhandbuch beschrieben.

http://www.altera.com/literature/ug/xcvr_user_guide.pdf

Lösung

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 10 Produkte

เอฟพีจีเอ Stratix® V GX
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Cyclone® V GT
Arria® V SX SoC-FPGA
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GX
Stratix® V FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.