Im PlL-Neukonfigurationsrechner (Phase-Locked Loop) für Stratix® V-, Arria® V- oder Cyclone® V-Geräte ist die Einstellung für die bruchteilsfreie PLL-Bandbreite auf "niedrig" festgelegt. Es ist nicht möglich, die Bandbreiteneinstellung im Rechner zu ändern, da die Jitter-Spezifikation im Datenblatt nur Bruch-PLLs mit geringer Bandbreite abdeckt.
Wenn Sie Ihre Einstellung für die PLL-Bandbreite mit Bruchteilen auf "hoch" umstellen müssen, rufen Sie den PLL-Intel FPGA IP Parametereditor auf und geben sie die Bandbreiteneinstellungen zusammen mit den erforderlichen Zählereinstellungen ein. Erstellen Sie eine MIF-Datei und suchen Sie nach den Biteinstellungen in dieser MIF-Datei.