Artikel-ID: 000075146 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 16.10.2015

Wie kann der Parameter für die Bruchteils-PLL-Bandbreite im PLL-Neukonfigurationsrechner für Stratix® V-, Arria® V- oder Cyclone® V-Geräte auf "hoch" gesetzt werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Im PlL-Neukonfigurationsrechner (Phase-Locked Loop) für Stratix® V-, Arria® V- oder Cyclone® V-Geräte ist die Einstellung für die bruchteilsfreie PLL-Bandbreite auf "niedrig" festgelegt. Es ist nicht möglich, die Bandbreiteneinstellung im Rechner zu ändern, da die Jitter-Spezifikation im Datenblatt nur Bruch-PLLs mit geringer Bandbreite abdeckt.

Lösung

Wenn Sie Ihre Einstellung für die PLL-Bandbreite mit Bruchteilen auf "hoch" umstellen müssen, rufen Sie den PLL-Intel FPGA IP Parametereditor auf und geben sie die Bandbreiteneinstellungen zusammen mit den erforderlichen Zählereinstellungen ein. Erstellen Sie eine MIF-Datei und suchen Sie nach den Biteinstellungen in dieser MIF-Datei.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 14 Produkte

เอฟพีจีเอ Stratix® V GX
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Cyclone® V GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.