Artikel-ID: 000075144 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.06.2014

Arria V und Cyclone V HPS-Designs können mit NC-Sim nicht kompiliert werden

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft Arria V und Cyclone V HPS-Schnittstellen.

    Der NC-Sim-Simulator erfordert, dass jede Datei eine Zeit enthält Scale-Direktive. Einige der Altera Verilog- oder System-Verilog-Dateien für HPS-Simulation fehlt möglicherweise die erforderliche Zeitskala.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, Folgendes zu einem beliebigen Dateien, für die die Time-Scale-Anweisung fehlt:

    timescale 1 ps / 1 ps

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.