Simulation schlägt mit NativeLink fehl

Wenn Sie nativeLink verwenden, um EDA RTL-Simulationen auszuführen für Verilog-Datei der obersten Ebene, die Simulation schlägt fehl und zeigt Folgendes an Fehlermeldung:

#**Error: (vlog-7) Failed to open design unit file “test.vo” in read mode. # No such file or directory. (errno= ENOENT)

Auf der Simulationsseite unter den EDA-Netlist Writer-Einstellungen, setzen Sie Format für die Ausgabe-Netlist auf VHDL. Ersetzen Sie dann die folgenden Codes der generierten .v-Datei in einen Einzeilencode vor der Ausführung der NativeLink-Simulation.

Entfernen Sie die folgenden Zeilen:

//IPFS_FILES:test.voRELATED_FILES:stratix_components.vhd,altera_avalon_sc_fifo.v,auk_dspip_avalon_streaming_controller_hpfir.vhd,auk_dspip_avalon_streaming_source_hpfir.vhd,auk_dspip_math_pkg_hpfir.vhd,auk_dspip_lib_pkg_hpfir.vhd,test_ast.vhd,test.v

Fügen Sie die folgende Zeile hinzu:

//IPSF_FILES:NONE

Dieses Problem wird in zukünftigen Versionen des "THERS"-Compilers behoben. II MegaCore-Funktion.