Artikel-ID: 000075100 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.07.2019

Warum zeigt der Kompilierungsbericht in der Quartus® Prime Pro Edition-Software PLL Freq Min Lock und PLL Freq Max Lock nicht an?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • IOPLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In der Quartus® Prime Pro Edition-Software werden die Berichte PLL Freq Min Lock, PLL Freq Max Lock für IOPLL und Fractional PLL (fPLL) aus dem Kompilierungsbericht für die folgende Gerätefamilie entfernt:

    • Agilex™ FPGA
    • Stratix® 10 FPGA
    • Arria® 10 FPGA
    • Cyclone® 10 GX FPGA
    Lösung

    Dieses Problem ist in der Quartus® Prime Pro Edition-Software behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Cyclone® 10 GX
    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Agilex™ FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.